

主　論　文　の　要　旨

論文題目 複合算術演算のためのハードウェアアルゴリズムに関する研究
氏　名　　熊澤 文雄

論　文　内　容　の　要　旨

近年、マイクロプロセッサやグラフィックエンジンなどで、高い算術演算性能が求められている。より高い算術演算性能を実現するためには、加算や乗算、除算などの基本算術演算の高速化とともに、通常はいくつかの基本演算の組合せにより計算される演算（複合算術演算）を直接計算する専用回路を開発することが有効な手段の一つであると考えられる。本論文は、用途において頻繁に出現し、計算に時間がかかる複合算術演算を対象に、専用回路を実現する際の基礎となる減算シフト型のハードウェアアルゴリズムに関する研究の成果をまとめたものである。

第1章では本研究の背景、及び、本論文の構成と各章の概要を示す。複合算術演算の専用回路を開発する場合、従来の基本算術演算の組合せによる計算法をそのままハードウェア化するのでは、性能を大幅に向上させることが困難である。ハードウェアの並列性を活かした高速計算や集積回路実現に適した規則正しい回路構造などを意識して、回路実現向けの計算手順、すなわち、ハードウェアアルゴリズムを設計することが重要である。本研究では、主にコンピュータグラフィックスで頻繁に出現する複合算術演算、具体的には、三次元ベクトルのユークリッドノルム計算、及び、ユークリッドノルムの逆数計算について、減算シフト型のハードウェアアルゴリズムを設計する。さらに、減算シフト型のハードウェアアルゴリズムの詳細設計に手間がかかるということに着目し、複合算術演算のためのハードウェアアルゴリズムの設計の支援を行う。

第2章では、三次元ベクトルのユークリッドノルム計算のハードウェアアルゴリズムについて述べる。この計算は、ベクトル (F_1, F_2, F_3) のユークリッドノルム $\sqrt{F_1^2 + F_2^2 + F_3^2}$ を求める計算であり、コンピュータグラフィックスにおいて、頻繁に出現するベクトルの正規化の過程で用いられる。これまでに高木らにより、この計算のための減算シフト型のハードウェアアルゴリズムが提案してきた。このア

アルゴリズムは、三つの浮動小数点数に対し、ユークリッドノルム計算の仮数部の計算を行うものである。本研究では、このアルゴリズムの改良を行う。この改良により、計算に必要なサイクル数を減らすことができた。また、浮動小数点数に対する計算の際に必要な桁合せ処理を仮数部計算と統合することにより、回路全体のハードウェア量を削減する手法を提案する。この手法を用いた浮動小数点ユークリッドノルム計算回路を設計し、回路の評価を行った結果、提案した手法により回路全体の面積を約20%削減することができた。平方根3回、加算2回、開平方1回に相当するユークリッドノルム計算を行う回路が、開平方器に比べ、約1.5倍の遅延、約2倍の面積、約2倍の計算時間で実現できることが明らかになった。この研究から、複合算術演算のための優れたハードウェアアルゴリズムを設計するためには、より詳細な解析が必要であることがわかった。

第3章では、三次元ベクトルのユークリッドノルムの逆数計算のハードウェアアルゴリズムを提案する。グラフィックスで頻出するベクトルの正規化は、ユークリッドノルムの逆数 $\frac{1}{\sqrt{F_1^2 + F_2^2 + F_3^2}}$ を求め、この値をベクトルの各要素に乗ずることで実現できるため、システムの性能を向上させるために、ユークリッドノルムの逆数計算回路を開発することが有効であると考えられる。本研究で提案するアルゴリズムでは、ユークリッドノルム計算の中間結果を除数とするon-line除算（on-line逆数計算）を行い、ユークリッドノルム計算と逆数計算を重畠させることでユークリッドノルムの逆数計算を行う。提案アルゴリズムに基づく回路は、減算シフト型アルゴリズムに基づく除算／開平方器と比べると、約2.7倍の面積、約1.4倍の遅延で実現できることができた。また、初期値を変更することにより、グラフィックスで重要な演算である、除算、開平方、平方根の逆数計算も行える。この研究から、より複雑な複合算術演算に対する減算シフト型ハードウェアアルゴリズムの設計の際、いくつかの演算を重畠させる計算法が有効であることがわかった。

第4章では、複合算術演算の減算シフト型ハードウェアアルゴリズムの設計支援について述べる。専用回路化したい複合算術演算のための減算シフト型のアルゴリズムを設計するためには、その演算のための、残余（スケーリングした剰余）に関する漸化式を導き、更に、具体的な桁選択関数を定めなければならない。このうち、特に回路実現に適した桁選択関数を厳密に決定することに多大な労力を要する。このため、減算シフト型アルゴリズムの設計支援システムとして、実用的な桁選択関数の候補を求めるツールが必要であると考えられる。本研究では、桁選択関数の設計について、個々の演算に対するアルゴリズム設計法を基に、一般の演算に対する設計法として体系化し、桁選択関数の設計支援ツールを構築する。平方根の逆数計算を例として、桁選択関数設計支援ツールの評価を行った結果、桁選択回路への入力ビット数が少ない種々の桁選択関数を求めることができた。また、高木らにより提案されたアルゴリズムと比較したところ、より回路実現に適した桁選択関

数を設計できた。この研究から、複合算術演算のための優れたハードウェアアルゴリズムを設計するためには、個々の演算の設計法を基に、ハードウェアアルゴリズム設計法を体系化することが有効であることがわかった。

第5章では結論を述べる。本論文では、複合算術演算のためのハードウェアアルゴリズムに関する研究の成果をまとめた。複合算術演算のための優れたハードウェアアルゴリズムを設計するための多くの知見が得られた。研究全体を通して得られた知見は、今後、種々の算術演算のための優れたハードウェアアルゴリズム設計論を確立するための基礎となると期待される。また、特定用途向けのプロセッサを開発する際に、本論文で述べたハードウェアアルゴリズム設計法や回路構成法が、より高い演算性能をもつプロセッサの実現に貢献できると期待される。